序向邏輯電路分析與組合邏輯電路設計

📝 歷屆考古題

• 112年 moea_joint_essay 第一題
  請寫出【圖 1】真值表、輸出布林函數，並說明電路滿足性(Satisfiability)為何？
  查看 AI 詳解 →
• 112年 moea_joint_essay 第二題
  請寫出【圖 2】真值表、輸出布林函數，並說明電路滿足性(Satisfiability)為何？
  查看 AI 詳解 →
• 112年 moea_joint_essay 第三題
  試修改【圖 1】電路，使得輸出布林函數 f(X1, X2, X3) = X1X2X̅3。
  查看 AI 詳解 →
• 111年 moea_joint_essay 第一題
  兩電路圖如【圖 1】及【圖 2】所示，請列出真值表分析各電路圖將構成何種正反器(FF, Flip Flop)？（2 題，每題 10 分，共 20 分）
  查看 AI 詳解 →
• 111年 moea_joint_essay 第二題
  兩電路圖如【圖 1】及【圖 2】所示，請列出真值表分析各電路圖將構成何種正反器(FF, Flip Flop)？（2 題，每題 10 分，共 20 分）
  查看 AI 詳解 →
• 108年 moea_joint_essay 第一題
  (一)以反及閘(NAND gate)與 D 型正反器(Filp-Flop)完成 JK 正反器(Filp-Flop)之電路圖。（10分）
  查看 AI 詳解 →
• 108年 moea_joint_essay 第二題
  (二)以反及閘(NAND gate)與 T 型正反器(Filp-Flop)完成 JK 正反器(Filp-Flop)之電路圖。（10 分）
  查看 AI 詳解 →
• 103年 moea_joint_essay 第一題
  狀態轉移輸出表(State transition and output table)。
  查看 AI 詳解 →
• 103年 moea_joint_essay 第二題
  控制方陣及方程式(Control matrix and equation)、輸出方陣及方程式(Output matrix and equation)。
  查看 AI 詳解 →
• 103年 moea_joint_essay 第二題
  只利用一個 4 對 1 的多工器(Multiplexer)，設計交換函數F(A,B,C) = Σ(1,3,4,5) ，多工器方塊圖及功能表如【圖 3】所示。（20 分）
  查看 AI 詳解 →
• 103年 moea_joint_essay 第三題
  電路。
  查看 AI 詳解 →
• 100年 moea_joint_essay 第一題
  請畫出偵錯電路全部以 NAND 閘組成的最簡化電路。（5分）
  查看 AI 詳解 →
• 100年 moea_joint_essay 第二題
  請畫出偵錯電路以 8×1 多工器設計的電路。其中多工器輸入接腳以 I7~I0、輸出接腳以 F、選擇線接腳以 S2~S0 表示，選擇線 S2、S1、S0 分別對應接 A、B、C 變數。（5分）
  查看 AI 詳解 →